رمزگذار و رمزگشایی

ماژول الکترونیک دیجیتال 1 (سیستم های شماره) تعدادی کدهای باینری مختلف را که برای انجام طیف وسیعی از توابع در مدارهای دیجیتال استفاده می شود ، توصیف کرد. ریاضیات ، گرافیک ، دستکاری داده ها و سیستم های کنترل فیزیکی از جمله بسیاری از کارکردهایی است که با استفاده از داده های باینری انجام می شود و هر یک از این موارد استفاده ممکن است به داده های باینری که در اشکال مختلف کدهای باینری مرتب شده اند ، نیاز داشته باشند. به عنوان مثال متن ممکن است توسط یک کد ASCII (کد استاندارد آمریکایی برای تعویض اطلاعات) ارائه شود ، که در آن هر حرف ، عدد یا نماد توسط یک کد باینری 7 بیتی نشان داده می شود. اعداد اعشاری در یک ماشین حساب ممکن است با استفاده از BCD (اعشاری کدگذاری شده باینری) به صفحه نمایش عددی ارسال شود. توجه کنید که کلمه "کد" در هر یک از این عناوین ظاهر می شود ، و یک کد باینری با باینری معمولی متفاوت است زیرا به روش خاصی برای متناسب با یک هدف مشخص ترتیب داده شده است.

رمزگذارهای اولویت

رمزگذارهای باینری به طور کلی دارای چندین ورودی هستند که باید متقابل باشند ، یعنی فقط یکی از ورودی ها می تواند در هر زمان فعال باشد. رمزگذار سپس یک کد باینری را روی پین های خروجی تولید می کند ، که در پاسخ به ورودی که فعال شده است تغییر می کند.

رمزگذاری اولویت

از آنجا که همیشه در هنگام استفاده از سوئیچ های ورودی ممکن است که بیش از یک ورودی ممکن است در یک زمان واحد فعال باشد ، بیشتر رمزگذارها از این نوع ویژگی "رمزگذاری اولویت" در جایی که اگر بیش از یک ورودی به طور همزمان فعال باشد ، خروجی خواهد بودفقط مهمترین ورودی فعال را انتخاب کنید. به عنوان مثال ، اگر 6 و 7 به هم فشار داده شوند ، خروجی BCD نشان می دهد 7. نمودار Pinout برای رمزگذار اولویت 74HC147 10 تا 4 خط از NXP (نیمه هادی Philips) ، در شکل . 4. 4. 1 نشان داده شده است.

شکل 4. 4. 1 74HC147 رمزگذار اولویت خط 10 به 4 خط

بسته به هدف رمزگذاری ، هر یک از IC متفاوت روش خاص خود را برای حل مشکلات رمزگذاری دارد. به عنوان مثال ، یک رمزگذار اعشاری ساده به BCD (یا خط 10 تا 4) انتظار می رود که ده پین ورودی داشته باشد ، اما در واقع 74HC147 فقط 9 را دارد. شرط دهم (صفر) فرض می شود که وقتی هیچ یک از آنها وجود ندارد. از پین ورودی 1 تا 9 فعال است ، این باید صفر را نشان دهد.

از پین های ورودی ممکن است برای اتصال به سوئیچ ها در صفحه کلید اعشاری استفاده شود ، و رمزگذار کد BCD 4 بیتی را وارد می کند ، (0000₂به 1001₂) بسته به اینکه کدام کلید فشرده شده است ، یا به سادگی برای شناسایی کدام یک از ده خط ورودی در یک مدار فعال است ، با خروجی یک عدد مناسب در کد BCD چهار بیتی.

CHIP ورودی ها را فعال کنید

برخی از IC های رمزگذار دیگر همچنین دارای ورودی ها و خروجی های اضافی هستند که به آنها امکان می دهد چندین IC به هم وصل شوند تا در تعداد خطوط ورودی و خروجی موجود به انعطاف پذیری بیشتری برسند. این موارد شامل ورودی های فعال ، (به طور معمول برچسب E) ، که ممکن است از یک یا چند پین ورودی تشکیل شود که نیاز به یک سطح منطقی خاص دارند (معمولاً منطق 0) برای فعال کردن عملکرد رمزگذاری. در صورت عدم وجود سیگنال فعال صحیح ، پین های خروجی IC در حالت غیرفعال خود باقی می مانند.

گزاف گویی

یکی از مشکلات مدارهای منطق ترکیبی این است که تغییرات ناخواسته در داده های خروجی ممکن است در مواقعی که خروجی های IC در حال تغییر است ، ایجاد شود. این می تواند به دلیل مشکلاتی از قبیل مخاطبین سوئیچ "تندرست" در هنگام بسته شدن ، ایجاد تغییرات سریع و غیرقابل پیش بینی در سطح منطق برای مدت زمان بسیار کوتاه باشد ، اما منطق IC با سرعت بالا کار می کند و به این تغییرات بسیار سریع پاسخ خواهد داد.

خطرات مسابقه

همچنین ممکن است مشکلات به دلیل "خطرات مسابقه" رخ دهد که در آن مسیرهای مختلفی که سیگنال های دیجیتالی از طریق یک مدار منطقی می گیرند ممکن است تعداد مختلفی از دروازه ها داشته باشند. به عنوان مثال ، دو سیگنال منطقی که به طور همزمان در دو ورودی مدار تغییر می کنند ممکن است مسیرهای مختلفی را از طریق مدار طی کنند قبل از اینکه بعداً در برخی از دروازه مشترک اعمال شوند. با این حال ، اگر یک سیگنال به عنوان مثال از شش دروازه عبور کند ، در حالی که سیگنال دیگر از هفت دروازه عبور می کند ، هر یک از سیگنال ها به دلیل تعداد متفاوتی از دروازه هایی که با آنها روبرو شده اند ، با تأخیر کلی انتشار متفاوت روبرو می شوند. بنابراین آنها هر یک در زمانهای کمی متفاوت به دروازه مشترک می رسند ، بنابراین برای مدت زمان بسیار کوتاه ممکن است یک سطح منطقی غیر منتظره در آن خروجی دروازه رخ دهد.

در استفاده از IC های منطق ترکیبی مانند رمزگذار ، مشکلاتی مانند سوئیچ گزاف گویی و خطرات مسابقه باید مجاز باشد ، و یک راه حل (هرچند که لزوماً بهترین نیست) می تواند این باشد که به طور موقت فعال کردن پین فعال در مواقعی که احتمالاً داده ها تغییر می کنند. این رمزگذار را برای مدت کوتاهی غیرفعال می کند تا زمانی که داده های سیگنال در حالت جدید خود مستقر شوند ، به طوری که در هنگام تغییر سیگنال های ورودی ، هیچ گونه خطا در خروجی وجود ندارد.

شکل 4. 4. 2 74HC148 رمزگذار 8 تا 3-خط

رمزگذار 74HC148 8 تا 3-خط

74HC148 همچنین از رمزگذاری اولویت استفاده می کند و دارای هشت ورودی کم فعال و یک خروجی باینری کم (اکتال) سه بیتی فعال است. منطق داخلی 74HC148 در شکل 4. 4. 2 نشان داده شده است

IC توسط یک ورودی فعال فعال فعال (EI) فعال می شود ، و یک خروجی فعال فعال فعال (EO) ارائه می شود به گونه ای که می توان چندین IC را در آبشار وصل کرد و امکان رمزگذاری ورودی های بیشتر را فراهم می آورد ، به عنوان مثال 16 تا 6رمزگذار خط با استفاده از دو رمزگذار 8 به 3. CMOS 74HC148 همچنین از ورودی ها و خروجی های کم فعال استفاده می کند. عملکرد 74HC148 را می توان از جدول حقیقت آن مشاهده کرد که در جدول 4. 4. 1 نشان داده شده است.

توجه از جدول 4. 4. 1 که IC فقط در صورت کم بودن EI فعال است ، و همچنین برای هر ورودی که توسط یک سطح منطقی پایین (L) انتخاب شده است ، تمام ورودی های با ارزش پایین نشانگر "مراقبت نمی شوند" ، معمولی برای رمزگذاری اولویت است.

دو خروجی دیگر (GS و EO) برای اتصال 74HC148 IC در Cascade استفاده می شود.

ورودی EI به طور معمول در مهمترین IC استفاده می شود و هر زمان که ورودی این IC انتخاب شود ، خروجی EO بالا می رود (غیرفعال کردن IC های کمتر قابل توجه) ، و خروجی گروه انتخاب (GS) کم می شود و این نشان می دهد که گروه خروجی هااز این IC فعال است.

شکل 4. 4. 3 رمزگذار خط 16 به 4 (شبیه سازی LogIsim)

رمزگذار 16 به 4 خط

شکل 4. 4. 3 یک شبیه سازی ایجاد شده در logisim را نشان می دهد ، که نشان می دهد چگونه می توان دو IC 74HC148 را در آبشار متصل کرد تا یک رمزگذار 16 تا 4 خط ایجاد کند. توجه کنید که چگونه از EI برای فعال کردن مهمترین رمزگذار استفاده می شود و چگونه از EO و EI در مرکز نمودار برای آبشار IC استفاده می شود. به عنوان خروجی (0000₁₆به FFFF₁₆) اکنون به 4 بیت نیاز دارد. پین GS (Select Group) ، که در صورت فعال ترین ورودی در IC ، به حالت منطق پایین خود تغییر می کند ، برای ایجاد بیت خروجی چهارم ، (2 3) برای هر مقدار خروجی بالاتر از 7 استفاده می شود.

در این شبیه سازی ، موجود از ماژول 4. 6 ، خروجی های کم فعال رمزگذار برای ارائه ورودی های بالا فعال به صفحه شش ضلعی معکوس شده است.

شکل 4. 4. 4 دیود ماتریس اعشاری به 2421 BCD رمزگذار

رمزگذارهای ماتریس دیود

در جایی که رمزگذارها برای برنامه های غیر استاندارد مورد نیاز هستند ، می توانند با استفاده از ماتریس دیود ، مانند اعشاری به BCD نیز اجرا شوند.₂₄₂₁رمزگذار نشان داده شده در شکل 4. 4. 4.

در این مثال ، زیرا هر یک از ده سوئیچ بسته است +5 ولت فقط در یکی از خطوط افقی اعمال می شود. هر دیود که آند خود را به آن خط افقی متصل کند و کاتد آن به یک خط عمودی متصل شده است (که در یک ولت صفر توسط یک مقاومت متصل به GND نگه داشته می شود) انجام می دهد.

هنگامی که جریان از هر یک از مقاومت ها جریان می یابد ، بالای آن مقاومت در +4. 4V (یعنی +5 ولت منهای افت 0. 6 ولت در سراسر دیود) خواهد بود ، که توسط خروجی به عنوان منطق 1 مشاهده می شود.

به عنوان مثال اگر سوئیچ 6 بسته باشد ، دو دیود متصل بین خط 6 و ستون x₃و x₂انجام خواهد داد ، و خروجی x را انجام می دهد₃و x₂منطق 1 و دادن باینری₂₄₂₁کلمه خروجی 1100₂(یا 2+4 = 6₁₀).

بنابراین این ماتریس دیود خاص خروجی در BCD می دهد₂₄₂₁کد از 0000₂₄₂₁به 1111₂₄₂₁برای بسته شدن سوئیچ های 0 تا 9.

بنابراین بسیاری از توالی های خروجی با استفاده از ترتیبات مختلف موقعیت های دیود امکان پذیر است.

اگرچه مدارهای رمزگذار شرح داده شده در این ماژول ممکن است در تعدادی از شرایط رمزگذاری مفید مورد استفاده قرار گیرند ، اما برخی از ویژگی ها دارند که استفاده از آنها را برای رمزگذاری کیبورد واقع گرایانه محدود می کند.

• رمزگذارهای اولویت اطلاعات دو یا چند کلید را که در همان زمان تحت فشار قرار می گیرند ، حس نمی کنند.

• سوئیچ های صفحه کلید را که معمولاً فقط برای مدت کوتاهی با آنها تماس می گیرند ، این رمزگذارهای اساسی قادر به ذخیره و به یاد آوردن ورودی داده ها از یک کلید فشرده پس از انتشار نیستند.

• هنگامی که یک سوئیچ بسته شد ، مخاطبین ممکن است "گزاف گویی" با چندین حالت منطقی 1 و 0 منطقی ، وقتی در حالت ایده آل فقط یک تغییر در حالت برای هر مطبوعات کلید وجود دارد.

برای غلبه بر مشکلات رایج مانند اینها ، یک مدار پیچیده تر (یا IC) لازم است. اینها به طور معمول دارای ویژگی هایی مانند حذف گزاف گویی کلیدی ، ساخته شده در حافظه داده ، کنترل زمان بندی با استفاده از یک مدار ساعت (نوسان ساز) و برخی از توانایی های تمایز بین دو یا چند کلید فشرده شده در همان زمان هستند. یکی دیگر از ویژگی های مهم ، امکان سیگنال دادن به سیستمی است که صفحه کلید را کنترل می کند ، هنگامی که یک کلید فشرده شده و داده های جدید خوانده می شود.

برای صفحه کلید های کوچک که کمتر از 20 کلید دارند ، پردازش به طور معمول توسط ASIC (مدار یکپارچه خاص برنامه) مانند رمزگذار صفحه کلید MM74C922 انجام شده است ، اگرچه این IC اکنون توسط برخی از تولید کنندگان منسوخ شده است ، به ویژه بسیاری از مدارهای مدرن ، به ویژه مواردیبا کلیدهای بیشتر ، از یک ریزپردازنده اختصاصی یا میکرو کنترلر (MCU) برای انجام رمزگشایی صفحه کلید استفاده کنید.

رمزگشده های دودویی

این مدارها به صورت IC اغلب رمزگشایی/demultiplexers نامیده می شوند و عملکرد مخالف را با رمزگذار (یا چند برابر) انجام می دهند.

داده های باینری در مدارهای دیجیتال به شکل یک یا کد باینری دیگر استفاده می شود ، که ترتیب بیت های باینری به ترتیب خاص برای نشان دادن مقادیر "واقعی" مانند مجموعه ای از اعداد اعشاری (کد BCD) یا متن (ASCII است.). بنابراین در یک سیستم دیجیتالی کامل ، اغلب لازم است که یک کد را به دیگری تبدیل کنید یا یک کد باینری را برای هدایت برخی از رابط کاربری مانند صفحه نمایش LED تبدیل کنید.

رمزگشگر یک مدار منطق ترکیبی است که یک ورودی باینری ، معمولاً به صورت رمزگذاری شده می گیرد و در هر یک از تعدادی از خطوط خروجی یک خروجی یک بیتی تولید می کند. حالت منطقی (1 یا 0) در هر یک از خطوط خروجی به یک کد خاص که در خطوط ورودی ظاهر می شود بستگی دارد.

رمزگذار 2 تا 4 خط

شکل 4. 4. 5 رمزگشگر دو به چهار خط

به عنوان مثال ، یک رمزگذار 2 به 4 خط در شکل 4. 4. 5 نشان داده شده است ، در این مدار ، دو خط ورودی را می توان روی هر یک از چهار مقدار باینری ، 00 ، 01 ، 10 یا 11 تنظیم کرد. ورودی ، و به شرط آنكه ورودی (فعال بالا) را فعال كنید روی منطق 1 تنظیم شده است ، خط خروجی مربوط به مقدار باینری در ورودی های A و B به منطق تغییر می كند. سایر خطوط خروجی در منطق 0 باقی می مانند.

هنگامی که مقدار باینری در ورودی های A و B تغییر می کند ، منطق 1 در خروجی در صورت مناسب به یک خط متفاوت تغییر می کند. اگر ورودی فعال روی منطق 0 تنظیم شود ، تمام خروجی ها در منطق 0 باقی می مانند هر مقادیر در ورودی های A و B ظاهر می شوند.

برای به دست آوردن یک منطق 1 در هر یک از چهار خروجی ، 3 ورودی و دروازه مناسب باید تمام ورودی های خود را در منطق 1 داشته باشد. مشروط بر اینکه ورودی فعال در منطق 1 باشد ، خروجی با استفاده از دروازه ها برای معکوس کردن منطق کنترل می شود. مطابق نیاز از ورودی های A و B اعمال می شود.

به عنوان مثال اگر ورودی های A و B هر دو در منطق 0 باشند ، دروازه های ورودی به بالا (00) و دروازه ، هر دو 0 ورودی را به منطق 1 معکوس می کنند و بنابراین منطق 1 در خروجی 00 ظاهر می شود. 01 و 10 و دروازه ها هر یک ورودی مستقیم به ورودی A یا B متصل هستند ، در حالی که ورودی دیگر معکوس است.

دروازه 11 هر دو ورودی A و B را مستقیماً به دروازه و دروازه متصل می کند به طوری که 112 اعمال شده برای A و B منجر به منطق 1 در خروجی 11 می شود.

شکل 4. 4. 5 رمزگشگر دو به چهار خط

به شباهت بین شکل 4. 4. 5 و مولتیپلر خط 4 به 1 نشان داده شده در شکل 4. 2. 4 توجه کنید. در حقیقت شکل 4. 4. 5 می تواند به عنوان یک demultiplexer برای شکل 4. 2. 4 عمل کند اگر از ورودی های A و B به عنوان خطوط کنترل استفاده شود ، و ورودی فعال شکل 4. 4. 5 را که به عنوان ورودی واحد داده استفاده می شود ، فعال کنید. این نمونه از استفاده دوگانه توضیح می دهد که چرا رمزگذارها اغلب رمزگشایی/demultiplexers خوانده می شوند. عملکرد مدار شکل 4. 4. 5 در شکل جدول حقیقت در جدول 4. 4. 2 نشان داده شده است ، و یک شبیه سازی logisim از شکل 4. 2. 4 و شکل 4. 4. 5 کار با هم به عنوان یک جفت چند برابر/demultiplexer می تواند از ما پایین بیایدصفحه logisim.

شکل 4. 4. 6 رمزگشایی 74HC42 BCD-to-decimal

74 سری رمزگشایی سری

رمزگشایی 2 تا 4 خط (همچنین 1 از 4 رمزگشایی نامیده می شود) در هر دو نوع HC و HCT در تعدادی از نسخه های تولید کنندگان مختلف از نظر تجاری در دسترس هستند. اینها معمولاً بسته های دوگانه مانند 74HC139 از NXP با دو رمزگذار در هر تراشه هستند. یک تفاوت ، (که معمولاً استفاده می شود) از مثال اساسی نشان داده شده در شکل 4. 4. 5 این است که خروجی ها و گاهی اوقات ورودی ها نیز ممکن است در چنین IC ها "کم فعال" باشند به این معنی که حالت فعال یا منطق 1 در پایین استولتاژ دو حالت منطق ممکن ، به طوری که خروجی در حال غرق شدن در جریان "منطق 1" است. اگر منطق 1 در ولتاژ بالا و جریان منابع باشد ، این قابلیت درایو بیشتری را از آنچه در دسترس است فراهم می کند.

همچنین ، IC های رمزگشایی اغلب برای فعال کردن ورودی های فعال یا CHIP Select (CS) سایر IC ها ، که معمولاً کم فعال هستند ، استفاده می شود ، بنابراین داشتن یک رمزگذار با خروجی کم فعال با استفاده از دروازه های اینورتر اضافی ذخیره می شود.

یکی دیگر از ویژگی های موجود در ICS سری 74 ، حضور مشترک دروازه های بافر (که ممکن است برآورده یا غیر معکوس باشد) در ورودی ها و خروجی های IC برای ارائه دیودهای گیره و مقاومت در برابر ورودی و خروجی بهبود یافته و مقاومت های محدود کننده جریان نیز اغلب در ورودی ها مورد استفاده قرار می گیرند. و خروجی ها برای محافظت بهتر از ولتاژهای خارجی الکترواستاتیک بالا.

رمزگشایی BCD-to-decimal

رمزگشایی 74HC42 BCD-to-decimal IC از Texas Instrument حاوی یک مدار پیچیده تر است ، همانطور که در شکل 4. 4. 6 به شکل طرحواره ای بلوک و منطق نشان داده شده است.

ورودی در BCD 4 بیتی است₈₄₂₁قالب ، و هر یک از ده خروجی ، با برچسب Y0 تا Y9 یک منطق 0 برای یک BCD مناسب تولید می کند₈₄₂₁ورودی 0000₈₄₂₁به 0101₈₄₂₁بشرهر مقدار ورودی بیشتر از 0101₈₄₂₁منجر به تمام پین های خروجی باقی مانده در سطح بالا ، همانطور که در جدول 4. 4. 3 به رنگ آبی کم رنگ نشان داده شده است.

توجه داشته باشید که جدول حقیقت (جدول 4. 4. 3) به ترتیب سطح منطق بالا و پایین مناسب را به ترتیب 1 و 0 نشان می دهد تا با سطح منطقی نشان داده شده در شبیه سازی LogIsim قابل بارگیری مطابقت داشته باشد.

در بیشتر برگه های داده برای IC ، سطح به عنوان H (ولتاژ بالاتر) و L (ولتاژ پایین) نشان داده شده است تا در مواردی که از منطق منفی استفاده می شود ، از سردرگمی جلوگیری شود.

شکل 4. 4. 7 نمایشگر کاتد سرد

در ابتدا از رمزگشایی های اعشار BCD به اعشاری برای رانندگی نمایشگرهای عددی کاتد سرد (لوله های Nixie) استفاده می شد ، که لوله های پلاگین شیشه ای پر از نئون با ده آنود به شکل اعداد 0 تا 9 هستند که هنگام فعال شدن توسط ولتاژ بالا ، درخشش دارند.

با این حال ، رمزگشایی های اعشاری نیز برای انواع کاربردهای دیگر مفید هستند. به یاد داشته باشید که رمزگشایی ها اغلب به عنوان demultiplexers نیز خوانده می شوند ، زیرا می توان آنها را برای بسیاری از کارهای demultiplexing و برای دستگاه های رانندگی مانند لامپ ها ، موتورها و رله های سیستم های کنترل استفاده کرد.

شکل 4. 4. 8 رانندگی یک صفحه نمایش 7 بخش

BCD تا 7 رمزگشایی بخش

از آنجا که نمایشگرهای کاتد سرد به درایو ولتاژ بالایی نیاز دارند ، آنها بیشتر با استفاده از نمایشگرهای 7 قطعه LED یا LCD LED یا LCD جایگزین شده اند ، بنابراین رمزگذار BCD-To-7 بخش به یکی از رایج ترین رمزگشایی ها تبدیل شده است.

همانطور که در قالب نمودار بلوک در شکل 4. 4. 8 نشان داده شده است ، این نوع رمزگشگر دارای 4 ورودی برای اعشاری باینری کدگذاری شده و خروجی برای هر یک از 7 LED است که صفحه نمایش 7 بخش را تشکیل می دهند. LED هشتم (برچسب DP یا گاهی اوقات ساعت) به طور معمول توسط برخی منطق اضافی در خارج از رمزگشایی کنترل می شود. نمایشگرهای 7 بخش ممکن است یک اتصال کاتد مشترک داشته باشند ، که نیاز به هدایت خروجی های منطقی 1 یا اتصال آند مشترک دارند که نیاز به منطق 0 خروجی از رمزگذار دارند.

رمزگشایی/رانندگان

بسته به رمزگشایی IC و نوع صفحه نمایش مورد استفاده ، اگرچه ممکن است استفاده از یک تقویت کننده transitor برای هدایت هر بخش از صفحه نمایش ، IC های رمزگشایی/درایور موجود باشد ، مانند 74LS46 ، 47 ، 48 و 49 که کافی دارندجریان خروجی و انتخاب طرح های خروجی مانند جمع کننده باز ، مقاومت در برابر کشش داخلی و سطح خروجی کم یا فعال فعال یا فعال که امکان اتصال مستقیم به نمایشگرهای LED و LAMP را فراهم می کند.

فونت های 7 بخش

شکل 4. 4. 9 قلم معمولی 7 قطعه

هنگامی که توسط سطح منطق صحیح روشن می شود ، صفحه نمایش هفت بخش تمام اعداد اعشاری را از 0 تا 9 نشان می دهد. بسته به طراحی منطق IC ، برخی از رمزگشایی ها به طور خودکار صفحه نمایش را برای هر مقدار بیشتر از 9 خالی می کنند ، در حالی که برخی دیگر نمایش می دهند. یک الگوی منحصر به فرد (غیر عددی) برای هر مقدار از 10 تا 15 همانطور که در شکل 4. 4. 9 نشان داده شده است ، و ممکن است 6 و 9 را با یا بدون "دم" نشان دهد. برای نمایش اعداد شش ضلعی ، از حروف A B C D E و F برای جلوگیری از سردرگمی بین سرمایه B و 8 و سرمایه D و 0 استفاده می شود.

شکل 4. 4. 10 شبیه سازی logisim از یک رمزگذار اصلی BCD به 7

74LS49 BCD به 7 قله رمزگذار

شکل 4. 4. 10 یک صفحه نمایش از LogIsim است که یک شبیه سازی کار از یک رمزگذار اساسی BCD به 7 بخش را نشان می دهد (بر اساس 74LS49 در محدوده TTL رمزگشایی 7 بخش از تگزاس سازها). این IC از قلم نشان داده شده در شکل 4. 4. 9 و یک پین BI کم فعال برای استفاده به عنوان ورودی خالی استفاده می کند.

خالی

از پین ورودی ورودی BLING BI می توان برای خاموش کردن صفحه نمایش برای کاهش مصرف برق استفاده کرد ، یا می توان آن را با یک شکل موج پالس عرض متغیر هدایت کرد تا به سرعت صفحه نمایش را روشن و خاموش کند و در نتیجه روشنایی ظاهری صفحه نمایش متفاوت باشد.

ساخت منطق ورودی BI 0 صفحه نمایش را که داده های موجود در ورودی های رمزگذار BCD وجود دارد ، خالی می کند.

74LS48 BCD تا 7 ویژگی رمزگشایی

شکل 4. 4. 11 BCD تا 7 درایور/درایور بخش با امکانات تست لپ ریپ و لامپ

خالی کردن

به عنوان یک رمزگشگر بخش BCD تا 7 برای هدایت یک صفحه نمایش 7 قطعه ای طراحی شده است ، هر رقمی از یک صفحه نمایش عددی توسط یک رمزگذار جداگانه هدایت می شود ، بنابراین در جایی که چندین رقم مورد نیاز است ، از تکنیکی به نام Ripple Blanking استفاده می شود ، این اجازه می دهد تا ورودی های خالی اجازه دهداز چندین IC که در آبشار به هم وصل می شوند. خروجی خالی موج دار (RBO) اولین رمزگذار IC (کنترل مهمترین رقم) به پین ورودی خالی از رمزگذار مهم رقم بعدی و غیره تغذیه می شود.

هنگامی که منطق 0 برای ورودی خالی (RBI) از یک رمزگشایی اعمال می شود ، صفحه نمایش را فقط در صورت ورود ورودی BCD به آن رمزگذار خاص 0000 می کند. بنابراین یک ورودی منطق 0 هر رقم نمایش را که 0 است ، خالی می کند. سرکوب هر صفر پیشرو یا دنباله دار در شماره هایی مانند 00000077 یا 7. 7000000.

در سری 74 (انواع 7446 تا 7449) تعدادی از IC های رمزگشایی BCD-TO-7 وجود دارد ، هر کدام دارای تغییرات مختلف مانند خروجی های پایین یا فعال فعال ، خروجی درایور جریان بالا ، انتخاب قلم نمایشگر (چه6 و 9 دارای یک "دم" هستند یا نه) و یک ورودی تست لامپ برای بررسی اینکه همه LED ها کار می کنند.

شکل 4. 4. 11 با استفاده از این ویژگی های پیشرفته ، صفحه نمایش رمزگذار BCD به 7 بخش است. برای بارگیری یک شبیه سازی کار برای این مدار ، روی دکمه "شبیه سازی موجود" کلیک کنید. توجه داشته باشید که اگرچه این شبیه سازی به روشی مشابه با یک رمزگذار واقعی مانند 74LS48 کار می کند ، زیرا ورودی BI و خروجی RBO در تراشه واقعی یک پین مشترک را به اشتراک می گذارد ، اما این مشکل برای شبیه ساز ایجاد می کند. بنابراین منطق با استفاده از دو بافر سه حالت برای جدا کردن سیگنال های ورودی و خروجی تغییر یافته است.

شکل 4. 4. 12 بافر Tri-State

منطق سه کشور

شبیه سازی نشان داده شده در شکل 4. 4. 11 از دو بافر سه حالته (همچنین بافر 3 حالت نیز نامیده می شود) برای دستیابی به انزوا بین یک ورودی مشترک و پین خروجی. ایزوله لازم با استفاده از دو بافر ساده سه حالت ، در شکل 4. 4. 12 نشان داده شده است تا پین مشترک بتواند یک ورودی یا خروجی باشد ، اما در همان زمان نیست.

بافر Tri-State (A) در شکل 4. 4. 12 دارای ورودی و خروجی دقیقاً مانند یک بافر معمولی است ، اما دارای ورودی کنترل (CTRL) نیز هست. این ورودی ، هنگامی که در منطق 1 نگه داشته می شود ، بافر را امکان پذیر می کند ، بنابراین هر سطح منطقی در ورودی آن ظاهر می شود نیز در خروجی آن ظاهر می شود.

هنگامی که منطق 0 برای ورودی CTRL اعمال می شود ، بافر غیرفعال می شود و خروجی آن وضعیت امپدانس بالایی را فرض می کند. یعنی ، هر سطح منطقی را در خط متصل به خروجی آن اتفاق می افتد ، مهم نیست که سطح منطقی در ورودی آن قرار دارد. این مدار به طور موثری باز است ، دقیقاً به نظر می رسد که ورودی Enable Low سوئیچ را بین ورودی و خروجی خود باز کرده است.

بافرهای Tri-State همچنین با یک ورودی CTRL کم فعال ، که توسط منطق 0 (b) فعال می شوند و به عنوان بافرهای معکوس نیز فعال می شوند ، هنگام فعال شدن CTRL ، خروجی را معکوس می کنند (C).

تعداد زیادی دستگاه وجود دارد که دارای خروجی های 3 حالته هستند. دستگاه هایی مانند ریزپردازنده ها و تراشه های حافظه ، در نظر گرفته شده برای استفاده در سیستم های اتوبوس ، که در آن بسیاری از ورودی ها و خروجی ها یک اتصال مشترک (به عنوان مثال یک اتوبوس داده) به طور معمول دارای خروجی سه حالت هستند. با این حال ، جدا از دستگاه های یکپارچه در مقیاس بسیار بزرگ (VLSI) ، مانند ICS رایانه ای ، منطق 3 حالت به طور کلی در ICS MSI استفاده نمی شود ، همانطور که در شکل 4. 4. 11 نشان داده شده است. در این IC های در مقیاس کوچکتر ، گزینه های دیگری مانند منطق جمع کننده باز مناسب تر هستند. اجزای منطق 3 حالت گسسته بیشتر برای اتصالات بین و نه در ICS استفاده می شود.

شکل 4. 4. 13 رمزگذار 74HC4511 Latching BCD-to-7

رمزگدایی BCD-To-7-بخش

به طور مشترک با تمرین مدرن ، IC های TTL به طور کلی برای طرح های جدید توصیه نمی شوند و توسط نسخه های جدیدتر HC و HCT کنار گذاشته می شوند. جدا از مزیت قدرت پایین تر در این نسخه ها ، یک ویژگی مشترک اضافه شده به این ICS یک "قفل داده" است. این یک حافظه یک nibble (برای ورودی 4 بیتی BCD) است که توسط یک پین Latch Enable (LE) کنترل می شود ، که به رمزگذار اجازه می دهد تا ورودی 4 بیتی موجود را ذخیره کند ، هنگامی که LE منطق 0 است به طوری که فقط داده های ذخیره شده نمایش داده می شود. با این حال ، هنگامی که قفل فعال نشود ، "شفاف" می شود ، یعنی هرگونه تغییر در داده های موجود در ورودی ها مستقیماً به صفحه نمایش داده می شود. همچنین در محدوده های بعدی رمزگشایی رایج است که هر مقدار ورودی بیشتر از 1001_{پیش از سال} (9₁₀) به طور خودکار خالی می شوند. شکل 4. 4. 13 یک pin-out معمولی برای یک رمزگذار CMOS BCD-to-7 بخش را نشان می دهد. نمونه هایی از این IC ها MC14513 از نیمه هادی و 74HC4511 از NXP (نیمه هادی های فیلیپس) است.

شکل 4. 4. 14 رمزگشایی آدرس

رمزگشایی آدرس

از رمزگشایی ها نیز ممکن است در سیستم های رایانه ای برای رمزگشایی آدرس استفاده شود. شکل 4. 4. 14 یک برنامه معمولی را نشان می دهد که در آن از رمزگذار 74HC138 3 تا 8 خط استفاده می شود تا ریزپردازنده بتواند با بسیاری از مکان ها در سیستم حافظه خود ارتباط برقرار کند. حافظه در این مثال شامل IC های حافظه 8 x 8kbyte است ، بنابراین هر IC شامل مکان های بایت 8192 x 1 با شماره 8 8 8192 = 65536 مکان است که هرکدام دارای شماره مکان شش ضلعی (یک آدرس) از 0000 هستند₁₆به FFFF₁₆.

برای تماس با هر یک از این مکان های حافظه ، ریزپردازنده آدرس محل حافظه مورد نیاز را در اتوبوس آدرس 16 بیتی قرار می دهد ، که می تواند هر یک از 2 16 = 65536 مقادیر مختلف را در خود جای دهد. با این حال ، حافظه در این مثال از 8 IC یکسان ساخته شده است که هر یک از 8192 مکان را در خود جای داده است ، و از آنجا₀به₁₂) از ریزپردازنده به 13 ورودی آدرس هر حافظه IC متصل می شوند. این اتصال مشترک بدان معنی است که هر یک از تراشه های حافظه دارای محدوده آدرس مشابه با سایر IC های حافظه هستند ، بنابراین هر آدرس در محدوده 0000₁₆به 2000₁₆(8192₁₀) توسط ریزپردازنده در هر 8 IC حافظه با همان آدرس تماس می گیرد. این بدیهی است که یک مشکل ایجاد می کند. هر تراشه حافظه باید دارای آدرس های خاص خود باشد که 8 ICS یک توالی آدرس مداوم را در بلوک های 8192 تشکیل می دهد₁₀مکان ها

اینجاست که از رمزگشایی آدرس استفاده می شود. توجه کنید که ، در شکل 4. 4. 14 سه خط آدرس عالی (الف)₁₃, A₁₄و الف₁₅) به 3 ورودی آدرس متصل شده اند (a₀, A₁و الف₂) از رمزگذار 74HC138 3 تا 8 خط. بنابراین ، مشروط بر اینکه سه ورودی (E1 ، E2 و E3) از رمزگشایی را با سطح منطقی مناسب تغذیه کنند تا رمزگشایی را فعال کنند ، هر یک از پین های Y0 تا Y7 رمزگذار یک منطق 0 را برای یکی از 8 تولید می کندترکیبات احتمالی از مقدار سه بیتی در خطوط آدرس a₁₃به₁₅از این رو این مقدار سه بیتی فقط زمانی تغییر می کند که مقدار 16 بیتی در اتوبوس آدرس توسط 8192 تغییر کند₁₀(2000₁₆) تراشه های حافظه با استفاده از ورودی های Chip Select (CS) خود ، هر 8 Kbytes انتخاب می شوند. بنابراین هشت IC حافظه مجموعه ای از مکان های حافظه را که شامل کل 64K حافظه است ، که توسط ریزپردازنده می باشد ، ارائه می دهد.

شکل 4. 4. 15 74HC138 رمزگشگر 3 به 8 خط

شکل 4. 4. 16. آبشار 74HC138

رمزگذار 74HC138

منطق ترکیبی یک رمزگذار معمولی 3 تا 8 خط بر اساس 74HC138 ، در شکل 4. 4. 15 نشان داده شده است ، IC که تعداد زیادی استفاده جدا از رمزگشایی آدرس دارد ، اغلب با یک پیشخوان باینری که ورودی های آن را هدایت می کند ، استفاده می شود، هنگامی که هشت خروجی آن به طور مداوم از یک دنباله 0 تا 7 قدم بردارد. برنامه های معمولی شامل تولید دنباله برای کنترل لامپ ، اسکن ردیف برای نمایشگرهای ماتریس نقطه ، عملکرد دیجیتالی کنترل های آنالوگ و هر جایی است که دنباله ای از خروجی های منحصر به فرد لازم است.

برگه های داده برای 74HC138 به مزایای این سه پین فعال اشاره می کند ، که می تواند برای اتصال رمزگشایی ها به دور به یکدیگر برای تهیه رمزگشایی بزرگتر استفاده شود. نمونه ای از این موارد در شبیه سازی LogIsim قابل بارگیری شکل 4. 4. 16 نشان داده شده است ، که در آن دو IC 74HC138 با استفاده از تنها یک دروازه اضافی و نه به هم متصل می شوند.

توجه داشته باشید که اتصالات PIN در ICS در شکل 4. 4. 16 در ترتیب متوالی 1 تا 16 از Pinout واقعی 74HC138 نیست ، اما با شناور کردن ماوس روی هر پین می توانید در شبیه سازی بارگیری شده شناسایی کنید.

ورودی E1 (فعال کم) در اینجا به عنوان چهارم (2) استفاده می شود₃) ورودی داده ها به گونه ای که برای تعداد 0 تا 7₁₀(0000₂به 0111₂) در ورودی ها ، منطق 0 اعمال شده برای E1 IC بالا را قادر می سازد و IC پایین را از طریق دروازه NOT غیرفعال می کند ، اما برای تعداد بین 1000₂و 1111₂ )8₁₀به 15₁₀) ورودی داده چهارم (E1) به منطق 1 تبدیل می شود و وضعیت معکوس می شود ، با نتیجه (کمترین میزان فعال) آن ادامه می یابد (8₁₀به 15₁₀) دنباله در قسمت پایین.

© 2007− 2023 اریک Coates MA BSC.(Hons) کلیه حقوق محفوظ است.(تجدید نظر 15. 00 29 دسامبر 2020)